可編程電源如何（hé）抑製噪聲影響測試結（jié）果

為抑製（zhì）可編程電源噪聲對測試結果（guǒ）的影響，需從噪聲抑製設計、測（cè）試設備優化、測試（shì）方（fāng）法（fǎ）規範三個層麵構建係統性（xìng）解決方案，具體措施及（jí）實施要點如下：

一、噪聲抑製設計：從源頭降低幹擾

1. 電源模（mó）塊選型與優化

• 低噪聲電源芯片：優先選擇線性穩壓器（LDO），其通過調整（zhěng）晶體管導通程度穩定輸出，噪（zào）聲峰峰（fēng）值通常低於5mV（如某LDO電源經優化後噪聲從50mVpp降至5mVpp以下）。若需使用開關（guān）電源（DC-DC），需（xū）優化EMI設計，如采用同（tóng）步整流技（jì）術減少開關損耗。
• 輸出濾波電（diàn）容：
  • 高頻噪聲抑製：並聯（lián）0.1μF陶瓷電容（róng）（靠近電源引腳（jiǎo）），利（lì）用其（qí）低等效串聯電阻（ESR）特性吸收高頻噪聲。
  • 低頻紋（wén）波抑製：並聯10μF鉭（tǎn）電容或（huò）100μF電解電容，覆蓋低頻噪聲（如某DC-DC電（diàn）源增加10μH電感和22μF電容後（hòu），高頻紋波降低20dB）。
• PCB布局優化：
  • 電源與地平（píng）麵分層：采用四層板設計（信號層→地層→電源（yuán）層→信號層），降低地（dì）回路阻抗。
  • 去耦電容布局：電容靠近電源引腳（jiǎo）放置，縮短回流路（lù）徑（如FPGA電源引腳旁放置100nF、10nF、1nF電容，形成寬頻帶去耦（ǒu）網絡）。
  • 電源線寬設計：電流≥1A時，線寬≥20mil（0.5mm），降低電阻與壓降（jiàng）。

2. 濾波與隔離技術

• 輸入濾波器：使（shǐ）用π型濾波器（LC或RC組合）抑製高頻噪聲，或共模電感抑製共模幹擾（如電（diàn）源線EMI）。
• 輸出濾波器：LC濾（lǜ）波（bō）器（qì）（L=10μH，C=10μF）截止頻率約1.6kHz，可濾（lǜ）除高（gāo）頻開關噪聲；鐵氧體磁珠（如100Ω@100MHz）吸收高頻噪聲（shēng），適用（yòng）於處（chù）理器電源輸（shū）入。
• 隔離技術：
  • 光耦隔離：用於數字信號隔離（如PC817），避免數字噪聲（shēng）幹擾模擬電（diàn）路。
  • 變壓器隔離：用（yòng）於模擬信號隔離（如（rú）電源模塊），切斷地環路幹擾。

二、測試設備優化：提升測量精度（dù）

1. 示波器配置（zhì）

• 帶寬限（xiàn）製（zhì）：設置為20MHz（避免高頻噪聲失真），采樣率≥500MSa/s（奈奎斯特頻率250MHz，覆蓋板級電（diàn）源完整性分析需求）。
• 垂直刻度（dù）：調節至波形占滿（mǎn）屏幕的2/3以上，減少量化誤差（如8位ADC將模擬信號量化為256級，垂直刻度過小會（huì）導致階梯增多，降低精度）。
• 探頭選擇：
  • 小電壓測試：使（shǐ）用衰減因子為1的無源傳輸線探頭（如力科PP066），最小刻度（dù）可達2mV/div，避（bì）免10倍衰減探頭本底噪聲（shēng）（約30mV）幹擾小信號測量。
  • 探頭接地：縮（suō）短探（tàn）頭GND與（yǔ）信號探測點間距（如使用彈性（xìng）收縮地針），減小環路麵積，避免EMI輻射（shè）耦合。

2. 頻譜分析儀

• 頻域分析：通過FFT轉換電源噪聲波形，定位噪聲頻（pín）率（如某光模塊3.3V電源噪聲頻譜最高點為311.6kHz，與1.25Gbps光信號（hào）抖動相關）。
• 參數設置：頻率範圍覆蓋150kHz~30MHz（傳導（dǎo）幹擾測（cè）試標準），分辨率帶（dài）寬≤1kHz，確保頻譜（pǔ）分辨率。

三、測試方法規範：確保結果可信

1. 測試條件（jiàn）控製（zhì）

• 負（fù）載條件：在重負載（zǎi）（如額（é）定電流90%~100%）下測試，模擬實際工況。
• 頻率鎖定：測試電源紋波時，鎖定CPU、GPU、DDR頻率至最高頻（pín），確保噪聲穩定性。
• 測試點（diǎn）選（xuǎn）擇：
  • 位置：靠近芯片電源引腳（如SINK端（duān）距離PMU最遠的位置），避免（miǎn）線路壓降幹（gàn）擾。
  • 連接方式：使用同軸電纜或雙絞線（xiàn）焊接至測試點，減少接觸電阻（如某案（àn）例中用16AWG銅線雙絞線並聯47μF鉭電容，降低噪聲）。

2. 測試步驟與驗證

• 預熱與穩定：電源通電後預熱30~60分鍾，待輸出穩定後再記錄數據。
• 重複性測試：對同（tóng）一測試點進行3~5次測（cè）量，計算標準偏差（σ≤0.05%額定值視為穩定）。
• 交叉驗證：同時使用電源顯示值、標準源測量值（zhí）、萬用表測量值對比，確（què）保結果一致性（如三者偏差均≤±0.1%）。

四、典型案例與效果

• 案例1：LDO電源噪聲抑製
  • 問（wèn）題：LDO輸（shū）出噪（zào）聲達50mVpp（未濾波）。
  • 方案：輸入端加π型濾波器（L=1μH，C1=1μF，C2=0.1μF），輸出端並聯0.1μF陶瓷電容與10μF鉭電容。
  • 效果：噪聲降低至5mVpp以下，滿（mǎn）足（zú）高精度ADC采樣需求。
• 案例2：DC-DC電源EMI優化
  • 問題：開關頻（pín）率輻射超標（1MHz頻點）。
  • 方案：增加輸出LC濾波器（L=10μH，C=22μF），調整開關頻率至2MHz（避開敏感頻段），電源線加共模電感（10mH@100MHz）。
  • 效果：EMI測試通過Class B標準，輻射（shè）噪聲降低30dB。